用Verilog设计含有同步置数端（LD）的（从1计到24）进制计数器。置数信号高电平有效

如标题115161191916161161913616191991616626161616616162，最后生成RTL并Modelsim仿真验证