verilog中系统自带的加法是如何实现的，与用全加器实现的加法又有什么区别。
1：功能上没啥区别2：用 + 号这样自带的加法实际就是用全加器实现的，是全加器的一个子集3：全加器有进位，溢出等功能，自带的一般都忽略这些功能4：在一些大位宽，高时钟高速的应用中，还是用全加器去实现加法，通过一些额外的逻辑代码实现高速高位宽的加法