DC综合得到的SDF文件INTERCONNECT delay为0

问题遇到的现象和发生背景

在使用DC工具进行综合之后，正常得到网编，SDF，SDC等文件。其中，SDF文件INTERCONNECT delay全部为0，其他的IOPATH delay则在正常设定的数值范围内浮动。

用代码块功能插入代码，请勿粘贴截图

设置的命令包括不限于以下这些：

create_clock  ...
set_clock_uncertainty ...
set_clock_transition ...
set_clock_latency ...
set_input_delay ...
set_output_delay
write_file -format verilog -hierarchy -output netlist.v 
write_sdf sdf_file_name 
write_parasitics -output parasitics_file_name 
write_sdc sdc_file_name

运行结果及报错内容

通过report_timing 查看最后的综合结果没有VIOLATION

我的解答思路和尝试过的方法

我猜想是不是有哪个命令没有被我使用，所以SDF INTERCONNECT delay没有数值，全部为0 。但是没有找到到底是哪个命令或者哪一步有问题。

我想要达到的结果

希望在最后的SDF文件里面，INTERCONNECT delay和IOPATH delay一样的，在某个数值范围内浮动。

看看有没有用
https://b23.tv/hKa2lU6

INTERCONNECT中的所有延迟均为0，因为这是布局前的数据，因此建模的是理想互连走线模型。