设计一个简化版数字钟电路，将输入的高频时钟信号变为低频时钟信号作为时钟的秒脉冲信号，分频的倍数为10，分频器输出信号占空比为50%；再设计一个加法计数器对输入的秒脉冲信号进行计数，25为该计数器的最大计数值，最小计数值为0；再设计一个译码电路，将计数器的计数值译码成七段共阳显示码输出；再设计一个顶层电路，调用上述分频器、计数器、译码器模块，从而可在外部数码管上以2位十进制数字形式显示的按秒变化的时间。