已知某系统CPU地址总线20条，数据总线16条，以M/作为访存控制信号，以作为读写控制信号（高电平为读，低电平为写）。用1K×8位的ROM芯片构成2KB的系统程序区（处于低地址）；用4K×8位的RAM芯片构成16KB的用户程序区（处于高地址）。
补充一下。 采用全局译码方式，译码器采用74LS138
(2) 画出CPU和存储器的连接图
(3) 确定各组芯片的地址范围
(4) 利用规范的逻辑电路符号表示见附录1
(5) 综合训练项目报告提交纸质版(成绩手填)，格式参见附录2：综合训练项目报告模板
(6) PPT设计图提交电子版，命名方式：X班-X组PPT设计图。每组给出两种设计方案，每个方案占两页，一页连接图，一页地址范围表。
不懂的是哪里？ROM用10根地址线片内寻址，一根地址线片选；RAM用12根地址线片内寻址，2根地址线片选
。所以朋友不懂的地方是？还是说在找代做
这是要设计一个CPU储存器系统。
用2个ROM芯片组成2KB的rom，用4个RAM芯片组成16KB的ram，然后把所有存储器的地址接到20位的地址总线上，储存器的数据线接到数据总线的D0-D7。
20位的地址总线寻址范围是0-0xFFFFF,ROM芯片的地址范围是0-0x007FF,RAM芯片的地址范围是0x00800-0x0047FF。
因为单独的RAM芯片或ROM芯片地址没20位这么多，所有地址总线的高几位接到74LS138再控制各个储存芯片的片选，具体的逻辑根据你选的RAM和ROM确定。