FPGA的verilog代码实现

设计一个递增递减计数器
要求实现：1、计数的模为99-34
2、数码管显示
3、按键控制增减
要求有tb文件和开发版引脚（安路科技EF1A650LG144）