FPGA 宏定义 报错 expecting a description.

使用quartus
编译文本文件使用宏定义时编译器报错，不使用则正确。原因不明。

**"Verilog HDL text: "'d"; expecting a description."报错内容就是宏定义的这一行缺少一个描述；
**

也许是编译器不支持这样，看起来你是想将其作为定值使用，RTL中可以用PARAMETER OR LOCALMETER这样去定义直接使用。