FPGA-四位多数表决器verilog代码应该怎么写？

设计一个4变量多数表决器,在4个输入中,A代表2
B、C、D分别代表1,当输入数值大于或等于3时输出为高电平,否则,输出为低电平。

没看懂