用verilog HDL语法编写写出程序

将2选1多路选择器看成是一个元件MUX21A，利用元件例化语句描述如下图双2选1多路选择器，并将此文件放在同一目录中。以下是部分参考程序，完整程序请补充完整。

module MUXK
(
   input        a1,
   input        a2,
   input        a3,
   input        s0,
   input        s1,
   output        outy
);
   wire    tmp;
   
   MUX21A    U1(.a(a2),.b(a3),.s(s0),.y(tmp));
   MUX21A    U2(.a(a1),.b(tmp),.s(s1),.y(outy));

endmodule