verilog如何让一个语句进行一段次数后在进行下一条语句

我是想让mux2 adder5 reg_4 reg_shift进行4次，然后再进行下面的always语句，请问有什么方法吗？谢谢