用列举的方法计算两个2位二进制数的差的verilog程序

设计任务：用列举的方法计算两个2位二进制数的差Verilog完整设计代码及Testben代码
仿真结果图及仿真结果分析

不是没人答，确实没人懂......

这里有Verilog设计代码及Testben代码

Verilog 加法器和减法器(4) - 迈克老狼2012 - 博客园 类似于行波进位加法器，用串联的方法也能够实现多位二进制数的减法操作。 比如下图是4位二进制减法逻辑电路图。 8位二进制减法的verilog代码如下：module subn(x, y, d,cin); https://www.cnblogs.com/mikewolf2002/p/10086498.html