如何对FPGA跨时钟域进行时序约束呢

只知道FPGA跨时钟域的方法，有异步FIFO,如何对FPGA跨时钟域进行时序约束呢

只需要对异步 FIFO 读写的两个时钟做约束就行