如果文件里数字是1就执行A，数字是0就执行B，且文件里数字会实时变化，这个要怎么用verilog写呢

你有使用FPGA嗎? 或是只使用 testbench

基本上你的目標是透過文件，"控制"硬體行為，但這在實際情形是說不通的，硬體只會接收實體的數位訊號，
你說的應用使用 C 做上 MCU ( keil等工具 )可以很快實現，不需要做硬體，但如果真要做

如果使用FPGA，應該要設置 xdc 文件，將文件的輸出轉換為信號 (0 or 1) 透過 GPIO 接上(寫 case 就搞定)

如果只使用 testbench "实时变化" 應該是難以達成 我會建議你去整合 "文件里数字" 的控制程式寫成 verilog ，不然沒法做。為何呢? 去想想 dumpfsdb 原理就知道你這個程序沒辦法判斷何時做完， testbench 就是要規定模擬時長的程式，不能無窮執行

楼上的繁体字，看着有费劲。仔细看还是看明白了，说的不错，这种 verilog 对文件操作只能用在 testbench 中当激励信号，不会被综合的。
我也没想明白题主为什么要这样通过一个文件来控制 FPGA 的运行？