初次使用vavido，编完了一个工程，现在想对子模块一个一个综合，然后对每个子模块先仿真一下，请问直接点软件上的综合是综合全部的模块吗。我想综合某一个该怎么做呢？
不胜感激。
新建工程不就好了
我記得有一招是包IP，但我現在手邊沒有vivado 所以說不準，他有一個選單可以設定FPGA的種類等等的工程屬性，裡面就有一個叫做IP catalog 直接generate new IP 再把要的RTL design 選一選包進去就完成了，包完後你的design 就被視為一個IP來處理。