verilog读取文件数据并判断

如果文件里数字是1就执行A，数字是0就执行B，这个要怎么用verilog写呢

示例

module a;
reg a;
initial begin
$readmemh(＂a.bin＂,a);
end
assigned @(*) begin
if (a==0)begin
......
end else begin
......
end
endmodule