用logisim设计16位单时钟周期cpu

找人写，设计一个基础16位cpu，是单周期时钟，
用logisim 画出电路图

这个可以吗（摘自其他大神）
CLK：时钟模块，这里一个指令周期被细分为四个机器周期，以分步执行微指令
RST：复位模块，使系统回到初始状态
ROM：存放指令的地方，这里每一条指令以四位16进制序列的形式存放在ROM中
Controller：控制模块，包含三部分
程序计数器（PC）
指令寄存器（IR）
指令译码器（ID）
Regs：寄存器组，里面包含
R0~2：三个用来存放数据的数据寄存器；
R3：一个用来存放地址的地址寄存器
注：寄存器组中的寄存器只是暂时存放数据。
S-B/I：通路选择器，可选择B通道导通或者I立即数通道导通
ALU：算术逻辑单元，主要计算A、B通道的输入，并将他们从output输出到Regs的data端口。
RAM：内存，CPU内部存放数据的地方，寄存器组中的寄存器只是暂时存放数据

我有详细设计