verilog hdl 如何获取系统真实时间

用verilog hdl实现一个能显示真实时间的电子钟，搜了很多都是手动设置初始时间的，有没有知道如何自动校时的。之前去知乎问，有一个说GPS和arm端我都不会，查也查不到具体的东西。我在想不能直接读地址吗？真的非常困扰，望解答

verilog 没有系统时间的函数，需要有 CPU 得到网络精准时间、或 CPU 读取校准后的RTC等得到时间后传送给 FPGA。
当然，FPGA内部能嵌一个 CPU+RTC 能实现这个实时时间的功能。
如果这只是一个学生做的实验，就人工看手表矫正输入吧。用电脑通过串口也行，不过代码需要你自己折腾。

gps应该属于比较简单的了，或者可以用一个串口比如蓝牙通过上位机向fpga发送系统时间