要求：利用JK触发器设计同步二进制递减计数器，数码管显示3位同步二进制递减计数器的设计与实现”在《电子技术I》理论课程学至时序逻辑电路时完成。利用该项目促进学生对本模块理论课教学的理解，实现达到培养学生数字电路的分析设计能力。
建议好好学数电