PLL（PhaseLocked Loop）:锁相环电路。用来统一整合时脉讯号，使高频器件正常工作。如：内存的存取资料等。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，有相应的器件VCO，实现转成高频，但不稳定，故利用锁相环路就可以实现稳定且高频的时脉冲讯号。
总之：PLL可以同步频率，相位正交。倍频、变频。
PLL锁相环一般应用在时钟系统设计中，包括相位同步以及时钟倍频等应用。通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。
PLL可以同步频率，相位正交。倍频、变频