数字电子钟设计VHDL语言

1如何利用 24 进制计数器和 60 进制计数器组合成电子钟？
2.进位如何处理？
3.如何对数字钟进行功能拓展？

能看懂verilog吗，刚好前段时间回答别人的问题 ，写了个24进制的计数器，计数结果用来驱动LED（1电平点亮LED），举一反三吧，代码写完就丢着语法都没查，思路大概这样子没问题的。
功能扩展的问题，你想做啥就做啥呗，比如，用计数结果驱动数码管？