vivado xDMA(PCIe)核数据传输原理解析（双口ram）

问题遇到的现象和发生背景

大致连接关系如下，fpga通过spi总线接受数据存入fifo，然后fifo写入自定义axi4核中，主控通过pcie总线读取axi4核中的数据，然后用的是自定义核中有的寄存器，出现了[Synth 8-2913] Unsupported Dual Port Block-RAM template for byte_ram_reg
如何解决

就是这个寄存器，原本在下面的generate语句块中，我调到外面了，然后就说不支持双口ram了

问题相关代码，请勿粘贴截图

运行结果及报错内容

我的解答思路和尝试过的方法

我想要达到的结果

要学会贴代码别贴图，要贴全，很多你忽略的没贴出来的代码往往是问题的关键。