含异步清零和同步使能的加/减法计数器如何设计verilog代码？

含异步清零和同步使能的加/减法计数器如何设计verilog代码？

学习verilog hdl描述语言，就可以实现