关于verilog位宽转换!@#¥%……

遇到这样一个问题,24位的数据要转成8位的,打算用FIFO去做,发现ip核不可以输入24位输出8位,只可以输入输出偶数倍关系。那我现在应该怎么转换位宽啊。

如果24bit数据不是连续的,那就完全可以不用fifo了,直接从24bit截取8bit数据就可以了,只不过1个24bit数据,需要三个时钟才能输出三个8bit的数据。

只有自己写代码,没有现成的ip可用的。