利用IP核的真双口RAM，同时是同一个地址先进行写地址，后进行读地址，但是我输出的‘q_a'和'q_b'却没有数据，是为什么

#FPGA #Quartus #IP核RAM #wraddress

QUartus软件内置的利P，使用它的的真双口RAM，两路信号的输入，对于一路信号并没有写地址wraddress和读地址rdaddress，只有一个地址address，前半段作为写地址，后半段作为读地址；

有wren信号触发一次然后数据写入写地址里面，所有数据写完之后，rden信号触发，每一次触发对应着一个读地址，这是顶层设计图

但是我输出的‘q_a'和'q_b'却没有数据，是为什么

看不清楚ram 写数据的时序，把前面写数据时序图放大点再贴出来。把读写控制的代码贴出来