xilinx 7系列最多可用引脚问题

7系列的时钟引脚分为MRCC和SRCC,其中MRCC管理上下BANK的引脚,即最多管理3个bank。那么是不是只有一个时钟源的情况下,一个项目最多只能用3个bank的引脚资源呢?

https://blog.csdn.net/mz454619501/article/details/88367914