产生en给其他clk使能用

产生en给其他clk使能用
always @(posedge clk)begin
if(lock)
if(cnt<=100)begin
cnt<=cnt+1;
en<=0;
end
else
en<=1;
else begin
en<=0;
cnt<=0;
end
end
用两个PLL移相产生了8个100M时钟，但是时钟要稳定了才能用来对输入采样，就是怎么得到稳定了的时钟啊，爆哭