如何用verilog实现下图滤波器

请问一下这是个什么滤波器，环路滤波器还是cic滤波器，还是滑动平均滤波器呢。如何实现，可以使用ip核么，自己写代码的话怎么添加到block design 中去呢，自己写代码的思路可以提供一下么

你好，我是有问必答小助手，非常抱歉，本次您提出的有问必答问题，超出我们目前的服务范围，暂时无法为您解答。


问答VIP目前服务范围为 ：Python、Java、MySQL、Redis、MongoDB、HBase、Zookeeper、Kafka、Linux领域专业问题解答，为您提供解决问题的思路和指导。
不提供源码代写、项目文档代写、论文代写、安装包资源发送或安装指导、软件使用等服务。


本次提问扣除的有问必答次数，会为您补发到账户，我们后续会持续优化，扩大我们的服务范围，为您带来更好地服务。