verilog中如何让小操作并行处理，大操作串行处理

我写了一个CRC的生成器。希望的逻辑是同一个i（小操作）中的内容并行执行，不同i（大操作）中的内容串行执行，但for的写法要么都是串行，要么都是并行，不满足需求。

另一种写法成功跑通满足了需求。但每个小操作都需要一个clk。如何使整个大操作在一个clk内完成？

把代码贴在代码区里，整个图片没法给你改