Verilog缺少括号冒号的问题

新手上路，一直找不到错误在哪里，求解

always 后面用 begin end 将buffer 0-7的赋值语句括起来。
always 外面有个 for ,相当于多个always 中对同一个buffer赋值，这是不允许的