fpga学习，verilog报错不懂啥意思？

跟着b站做的教程
always那块为啥报错？
报错是啥意思？

上面说缺失符号 “；”，那个always上面的语句漏了“；”