如何向FPGA芯片中输入LVPECL差分信号,主要是输入引脚如何配置,差分信号约束怎么写?
FPGA的普通的3.3V I/O口能作为差分信号输入端吗?还是要特殊的端口
XC7A 没有 LVPECL 的管脚,3.3V 可以采用 TMDS33(lvds)
LVDS 与 LVPECL 可以通过电阻电容匹配后互连。这个链接是 LVDS 与 LVPECL 互连的文章 http://www.elecfans.com/d/1309825.html
我用 TMDS33 直接驱动 HDMI 的输出,管脚约束如下
set_property PACKAGE_PIN C18 [get_ports HDMI_CLK_P]
set_property PACKAGE_PIN B15 [get_ports HDMI_D0_P]
set_property PACKAGE_PIN B21 [get_ports HDMI_D1_P]
set_property PACKAGE_PIN C22 [get_ports HDMI_D2_P]
set_property IOSTANDARD TMDS_33 [get_ports HDMI_CLK_P]
set_property IOSTANDARD TMDS_33 [get_ports HDMI_D0_P]
set_property IOSTANDARD TMDS_33 [get_ports HDMI_D1_P]
set_property IOSTANDARD TMDS_33 [get_ports HDMI_D2_P]