用verilog写的FPGA ，有三个拨动开关，然后拨动的时候LED会亮，我没有给LED分配管脚，管脚也约束了，LED也不止亮一个，甚至几个开关和LED间还有不同的逻辑关系，求教这是为什么，怎么让那几个LED正常
你阐述的问题，我理解的有些困难。
按我的理解，你说的问题是 LED 没有分配管脚，但是 LED 莫名其妙的亮了。而且是有规律的亮了，且这个规律与几个拨动开关有关联。
这个问题常见，我做的板子的 LED 也会出现这个问题。
可以在管脚约束文件中加入
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design]
可以按这篇文章的做法
https://blog.csdn.net/Master_0_/article/details/121683925