FPGA该如何实现光栅编码器高倍频（50倍频）？？

笔者最近遇到光栅编码器这种东西，它会产生两个AB相方波信号，两个信号有90°的相位差。在使用过程中，通常需要进行四倍频使用。现在想要对其进行高倍频（50倍）处理，使其能更加精确。由于光栅编码器在刚开始运动和停止时会有加速和减速过程，导致方波信号频率的不稳定。所以倍频过程中无法使用PLL等方式来进行倍频。我FPGA用125M时钟，用计数器来倍频，对高电平采样，然后用下降沿作为倍频信号的起始标志，匀速时信号不会丢失，在加速和减速过程中，有信号丢失现象。所以想问问有没有用FPGA做过这方面的能传授一点经验

我理解为你可能想要这种东西，如果是这种的话，要保证生成的小脉冲连续且均匀，确实挺难搞，看看能不能接受，先采集原来的信号脉冲宽度，存储下来，采集完成后再生成小脉冲。

你是想要做这样一个东西吗

不懂光栅编码，不太理解你说的问题。有心无力。