verilog中always@()语句中的上升沿触发不了

always @ (posedge down or posedge floor )begin
if(floor!=1&EN==1)
Ldown<=1;
else
Ldown<=0;
end
这个always语句里面 down可以触发,但是floor触发不了,是因为我floor用reg定义的0,然后变到1。而down是小键盘直接输入电平由低到高的原因吗

floor是用reg定义的?你这是在写testbench吗?

你说的原因不对。是你代码逻辑出错。
在floor上升沿到来时,floot就等于1。用下面的逻辑判断始终是不成立的。
if(floor!=1&EN==1)