verilog中使用begin end和不使用begin end有什么区别？

verilog中使用begin end和不使用begin end有什么区别？

和c语言的{}一样。
不用begin end 只能写一条执行语句。
当需要执行多条指令时，必须要用begin end