并行CRC-16核验码产生电路设计内容及要求166it并行输入数据进行CRC-16核验。(1)输入为连续数据流，100M时钟，起始位有16it宽frm指示信号；(2)生成多项式G(x)=x~16+x12+x5+1;(3)校验数据与码流同步送出；(4)使用实验室的开发箱或自备开发板完成设计；(5)完成全部流程：设计规范文技、模块设计、代码输入、功能仿真、约束与综合、时序仿真、下载验征等。