可不可以直接用7倍频时钟直接采集从CAMERALINK总线上进来的LVDS数据，不用SERDES原语？

最近在用K7FPGA做视频处理，视频是从CAMERALINK总线上进来的LVDS数据，用serdes模块来接收，后面在通过边界定位来定字节？
在想一个如标题上的问题。
如果知道总线上进来的数据bit隐射图的前提下，可不可以直接用7倍频时钟直接采集从CAMERALINK总线上进来的LVDS数据，然后根据bit隐射关系来组合数据字节，而不用SERDES原语和延时原语？

不行的。xilinx fpga io 集成类似 serdes 的原语，能工作很高的频率。内部的逻辑跑不了这么高的速率。除非采集速率较低的视频。