simulink为什么两个模块的输出会出现相交啊？

模块如下图：

输出结果如下图：

为什么会出现这种情况啊？如何解决？