已知某系统CPU地址总线20条，数据总线16条，以M/10作为访存控制信号，以R/W作为读写控制信号(高电平为读，低电平为写)。用1K×16位的ROM芯片构成2KB的系统程序区(处于低地址)；用4K×8位的RAM芯片构成16KB的用户程序区(处于高地址)。训练要求：(1)采用全局译码方式，译码器采用74LS138(2)画出CPU和存储器的连接图(3)确定各组芯片的地址范围(4)利用规范的逻辑电路符号表示