我想在FPGA里面把512位宽75MHz传输速率的数据同步转换为256 位 150MHz时钟传输
用异步 fifo就行了异步fifo的 ip 支持读写不同的时钟，支持2:1，512位写，256位读这俩时钟同源的话，用同步时序也很容易实现。