FPGA IO对地阻抗不到100欧姆

请问各位有没有遇到过Altera的cycloneⅢ系列EP3C40Q240C8和Ⅳ系列EP4CE115F29C7芯片在使用过程中IO口烧坏的问题?通过IO口连接一块AD子板,IObank供电3.3V,输入输出都是低频方波信号,使用一段时间后IO口对地阻抗就只有不到100欧姆,操作规范没有短接。

FPGA 芯片 IO 脚损坏是小概率事件,但还是存在的。特别是不加防护的去动手触摸,用示波器。
在调试过程中,人为的原因太多了,人的静电损坏芯片的概率也时有发生。看看电视上的调试人员怎么对待航天卫星,在各种防静电环境及相关设备的支撑下去调试设备,才能保证卫星电子设备的使用安全。
再看看我们,估计连百分之一都没做到,就上手去整。
说这么多,就是告诉大家,低成本的商用电子设备,在设计调试阶段,可以大胆的去上手尝试,坏了不值钱。
高价值芯片就需要注意了,会肉痛的。
在批量生产的产品,需要严格遵循各种防静电操作,保证产品质量。

遇到过 FPGA IO 损坏,不常见
一般是开发板 IO 飞线连接别的板子,经常在加电调试时去改变这些飞线会容易损伤 FPGA 芯片 IO脚。
听同行的技术人员念叨过
在不共地的两块板之间IO连接,容易烧,而且烧的大都是 FPGA 这一端的 IO