system Verilog文档一般都用什么工具生成? 这个文档是用什么工具软件生成的？

system verilog 项目的api文档一般用什么生成？然后看这个文档的样式是用什么软件生成的，有没有人知道？

可以确定是软件生成的，按一定格式注释的源码，用软件能自动生成非常漂亮的技术文档。
可惜，我忘记是什么软件了。好几年没整这玩意了。