有个问题,就是在开发PCIe时需要对pcie_mgt_rxn、pcie_mgt_rxp、pcie_mgt_txn、pcie_mgt_txp几个引脚进行约束。不是很懂例程里是怎么约束的。顶层文件:
对应约束文件:
pcie_rx、pcie_tx 这4个高速的差分线不需要约束你调用的是硬核 IP 这几条线是这个 IP 自己去约束,不需要用户干预。甚至 get_cells对pcie四个通道的约束 也可以不需要