N分频时钟器计数问题

有没有xd帮我解答个小疑惑，为什么如下第一种计数器输出不定态，第二种能1至n-1正常工作？

这个提问我醉了，没有verilog选项该选哪个控件，重复词汇又是什么..

这2个写法是一样的，如果出现问题可能是其他原因，需要将包含 cnt ,n 的其他的代码贴出来。
也需要将仿真的波形贴出来