在有各个模块的前提下用Xilinx14.7如何写顶层top文件（vhdl）

用软件Xilinx ise 14.7进行顶层top文件的编写时，已经知道各个模块的vhd文件了，可是我自己写的top文件总是没有有效的实验结果。如果有人会的话麻烦帮我看一下啦

各个子模块先生成原理图文件，然后再新建一个原理图文件取名top,在top文件中添加子模块 ，连线，完成。