FPGA 相邻serdes COMMON时钟共用时，修改wrapper中的哪些参数？

大家好，我在开发速率为10.3125GHz x2 的aurora过程中遇到了如下问题：
由于我需要引用相邻bank的时钟来给ip核提供参考时钟，如下图

，即要把116bank的参考时钟引到bank115上。
于是我创建了aurora核，并且按照手册ug476修改了gt_common_wrapper里面的3处参数，如下：

，完全参考了ug476手册，但是观察编译后的结果却和预想结果不一样，如下：

，预想用的是southrefclk0，但是编译结果却是southrefclk1，我又将参数改成默认值，发现编译后的结果和现在一样，
怀疑是我修改的参数没有起作用，或者修改的参数不全，求帮忙给解答下，如何把参考时钟引用到southrefclk0上，需要修改哪些参数？
我的vivado版本是2019.1

首先确认 图中 BANK_115 BANK_116 是否能共用时钟，需要查手册，不是所有的相邻的 BANK 能共用时钟。
不需要改代码，只改管脚约束文件就行。