信号延时verilog实现？求指点？

图中的延时该如何用verilog语言实现？最近刚接触硬件编程这一块，对这种编程的思路不是很了解，希望有人能帮忙解答解答，最好有代码帮助说明！！感激！！

用寄存器寄存，打一拍，延迟一个周期T