Verilog报错 expecting a left parenthesis怎么解决，什么意思

Verilog报错 expecting a left parenthesis怎么解决，什么意思

报错的意思是需要左括号，检查一下你的语法看看