CPU选用GD32F407ZGT6,以太网50MHz时钟由FPGA产生,即上电后,407配置FPGA程序稳定运行后,FPGA会产生50MHz的时钟信号,分别给407的以太网和8863。目前问题是这种后给时钟方式,GD407以太网接收报文都正常,但发送报文异常,用示波器接收发送数据是一个电平出去的,同样硬件和程序STM32F407ZGT6没有问题,而且如果改电路,采用外部50Mz晶振上电直接给到CPU上也没问题。不知道有没有人碰到这种情况,现在还浪费着50个板子。
遇到过类似的问题,改版中。