FPGA中LUT使用率过高对整体性能有什么影响，是否会让工程更大几率出错，或者处于亚稳态情况？

只要FPGA布局布线通过了，没有报时序错误，都是能正常运行的哈。LUT使用率过高，可能导致布局布线失败，这时候就要选资源大一点的片子了，跟亚稳态没啥关系。